RS триггер: что это

Триггеры, или бистабильные схемы, являются основными строительными блоками, которые делают возможной компьютерную память, а также используются во многих устройствах последовательной логики. Только два взаимосвязанных логических входа образуют базовую форму этой схемы, а ее выход имеет два стабильных состояния. Когда схема переводится в любой из них подходящим входным импульсом, она «запоминает» это состояние до тех пор, пока оно не будет изменено дополнительным входным импульсом или пока не будет отключено питание.

Классификация последовательных схем

Последовательные схемы можно использовать для простых триггеров или для создания более сложных систем: устройств памяти, счетчиков, сдвиговых регистров. Они разделены на три основные категории:

1. Асинхронный, меняет состояние при включении;
2. Синхронный, соответствующий тактовому сигналу;
3. Комбинируйте и реагируйте на импульсивные триггеры.

Важно! Если схема зависит от внешнего входа, она асинхронна. Если состояние изменяется на основе тактового сигнала, оно синхронно. Для сохранения состояния возникает обратная связь, когда часть сигнала с выхода возвращается на вход.

Что такое RS триггер

RS-триггер можно рассматривать как однобитовую память, поскольку он сохраняет входной импульс даже после его прохождения. Из логических элементов можно сделать различные типы триггеров. Наиболее часто используются NAND и NOR. Чаще всего используется И-НЕ. Это связано с их универсальностью, а это означает, что можно эмулировать любую другую стандартную логическую функцию.

Схема срабатывания RS (установка-сброс) является одной из простейших последовательных соединений и состоит из двух перекрестно соединенных клапанов. Выход каждого подключен к входу другого, обеспечивая форму положительной обратной связи.

Триггер ПК имеет два действительных входа (S и R) и два выхода (Q и Q (не Q)). Для синхронной схемы добавьте вход C с тактовым сигналом.

Для RS-триггера принцип его работы можно описать следующим образом:

1. Статус установки. Пусть на входе одного вентиля R будет логический уровень 0, а на входе другого вентиля S — логический уровень 1. Выход первого элемента Q̃ равен 1 (логический принцип NAND). Этот выход одновременно подается на вход первого клапана. В результате оба его входа соответствуют 1, а выход Q соответствует 0. Если вход R становится 1, а S остается на том же уровне 1, то первый вентиль получает еще один вход 0 через обратную связь, а выход Q остается прежним — 1. Схема триггера блокируется независимо от того, какой сигнал подается. Или установите Q равным 0 и Qə равным 1;
2. Состояние сброса. Это еще одно неизменное состояние. Его начальные условия: уровень логического сигнала на входе первого вентиля R равен 1, а второго S равен 0. Значение выхода Qə равно 0, поэтому Q соответствует 1. Поскольку на одном из входов второго вентиля имеется логический 0, на выходе Q равна 1 (по принципу логического И-НЕ). Здесь снова вступает в игру обратная связь: первый вентиль получает на входе 1, а две единицы выдают 0 на выходе Qə. Когда заданная логика на входе S меняется на 1, а на входе R остается тот же сигнал 1, выход Qə остается в 0 и находится в состоянии Q – 1. То есть новое состояние фиксировано и не имеет значения, связанного с изменениями входных данных.

Важно! На вход S (установка) должен быть подан сигнал, чтобы перевести схему в состояние, в котором Q равен единице. Сигнал на входе R (сброс) сбрасывает схему в нулевое состояние.

Таблица истинности

Работу RS-триггера можно представить таблицей истинности:

1. Если на вход S подается 0, Q устанавливается на логическую 1;
2. Изменение входа S на 1 не влияет на логику вывода. 0 импульсов сохраняются Q;
3. Q сбрасывается в 0 с помощью логического 0, подаваемого на вход R;
4. Когда R возвращается в 1, Q сохраняется как 0.

Читайте также статью: Как узнать с кем переписывается в вк

Для условий в строках 2 и 3 таблицы Qə является обратным Q. Однако в первой строке оба входа равны 0, что делает Q̃ = Q = 1, и они не могут быть противоположными логическими состояниями. На практике такая ситуация не допускается, поскольку срабатывание RS потеряет устойчивость.

В последней строке оба входа имеют логическую «1», выходы Qə и Q будут находиться в противоположных состояниях, но неясно, какие конкретно значения они будут иметь. Они будут соответствовать сохраненным из последнего входного импульса.

Вместо использования логики И-НЕ простой триггер можно построить с использованием двух перекрестно соединенных вентилей И-ИЛИ. Программа работает аналогично. Состояние отключения возникнет только в том случае, если оба входных сигнала равны 1.

Временные диаграммы

Иногда таблица истинности — не лучший способ описать последовательную схему. Обычно предпочтительнее использовать временную диаграмму, показывающую, как логическое состояние изменяется с течением времени в разных точках схемы.

Временная диаграмма RS-триггера

как видно из рисунка, в первый момент t1 оба сигнала имеют высокий уровень, что приводит к неопределенному состоянию. Тогда от t1 до t2 S равен 0, R равен 1, а выход Q устанавливается на 1. Также есть два неопределенных состояния: от t2 до t3 и от t4 до t5. В течение времени t3-t4 схема сбрасывается в 0 на выходе Q. В течение t6-t7, когда R и S равны 0, схема находится в неактивном состоянии.

JK триггер

Другими распространенными типами логических схем являются JK, D и T, которые представляют собой развитие триггеров RS с использованием логических элементов.

Недостатки триггерной схемы NAND-NOT RS:

1. Необходимо избегать ситуации, когда оба входных сигнала равны 0;
2. Корректная работа блокировки не всегда происходит при изменении состояний R и S с помощью одного входного сигнала.

Видео: Лекция 99. Синхронный RS-триггер

Для преодоления этих недостатков была разработана схема триггера JK. Его входы — те же R и S, но им были присвоены буквы J и K в честь изобретателя схемы, чтобы отличать их от других триггеров. Схема JK отличается от триггера RS тем, что у нее нет неопределенных или отключенных входных состояний.

JK добавил схему входной синхронизации, чтобы предотвратить неопределенное состояние выхода, которое может возникнуть, когда R и S равны 1. Таким образом, существует четыре возможных комбинации ввода: 1, 0, «без изменений» и «переключение». Вход J соответствует S, а K соответствует R. Кроме того, каждый вентиль имеет третий вход. Выходами по-прежнему являются Qə и Q.

RS-триггеры с перекрестной связью позволяют создавать «переключатели» с заранее неопределенными условиями работы триггера, поскольку оба входа могут быть заблокированы, когда оба входа равны 1.

Схема JK представляет собой SR-триггер с обратной связью, позволяющий в любой момент времени быть активным только одному из своих выводов (SET или RESET), что исключает недопустимые ситуации:

1. Если клемма SET активна, вход J блокируется через нижний логический элемент И-НЕ, и состояние равно 0 (Qə;
2. Если клемма RESET активна, вход K блокируется в состоянии 0 через верхний логический элемент NAND.

Поскольку Qə и Q всегда разные, их можно использовать для управления входными данными. Для JK-триггера таблица истинности имеет следующий вид.

Таблица истинности JK-триггера

Когда входы J и K оба равны 1 на высоком тактовом сигнале, схема может переключиться с SET на RESET или наоборот.

Cинхронные схемы

При создании особых условий, не зависящих от состояния входа, необходимо использовать схемы с логическими элементами, работающими на основе изменения состояния. В этом случае в схему, имеющую 2 входа и подключаемую к триггерному входу, добавляется логический компонент И. Теперь входы R и S будут проходить через клемму И, и есть третий вход для тактового импульса. Изменение работы триггера заключается в том, что на Qə и Q произойдет смена состояния за счет прохождения на вход высокого тактового сигнала, называемого «вкл».

Схема синхронного RS-триггера

1. Когда тактовый сигнал равен 0, выходное значение логического элемента И одинаково, а фиксированный выходной сигнал представляет собой последнее запомненное состояние;
2. Когда тактовый импульс соответствует 1, вся схема становится прозрачной и начинает работать как обычный триггер ПК. В этом случае оба входа воспринимают сигналы R и S.

Основное преимущество тактового сигнала состоит в том, что выходной сигнал этого триггера можно синхронизировать со многими другими схемами и устройствами, используя тот же тактовый импульс. Такое расположение используется в базовых схемах памяти, например, для применения различных логических состояний к диапазону из восьми триггеров, а затем использования синхронизированных часов, чтобы заставить систему сохранить байт данных.

Видео: RS триггер

Видео: RS триггер

Читайте также статью: Автономная газификация загородного дома: как выбрать поставщика газа